Als AI datacenters, 6G draadloze systemen, satellietcommunicatie en high-resolution radar naar hogere frequenties en bandbreedten bewegen,de conventionele silicium-CMOS wordt dichter bij de prestatielimieten gedrukt.

Indiumfosfide, galliumarsenide en galliumnitride kunnen in functies die van cruciaal belang zijn, een hoger vermogen, uitgangsvermogen, bedrijfsfrequentie of energie-efficiëntie bieden dan silicium.het produceren van een geheel groot systeem uit III-V halfgeleidermaterialen is duur en moeilijk te schaalbaar.

De integratie van III-V-chiplets biedt een meer praktische aanpak: kleine InP-, GaAs- of GaN-matrijzen kunnen alleen worden gebruikt wanneer hun materiële eigenschappen een meetbaar voordeel opleveren, terwijl een300 mm silicium tussenstelHigh-density interconnectors, passieve componenten, door-silicon-via's en verbindingen met CMOS-apparaten.

Deze architectuur combineert de elektrische prestaties van III-V-materialen met de productieomvang en routingdichtheid van siliciumtechnologie.hangt veel meer af dan het plaatsen van verschillende matrijzen op hetzelfde substraat.

De dikte van de chiplet, de coplanariteit van de bindingsplaat, de vlakheid van het oppervlak, de boog van de interposer, de nauwkeurigheid van de uitlijning, de thermische uitbreiding en het verwijderen van warmte hebben allemaal invloed op de prestaties en de betrouwbaarheid van het eindpakket.

Waarom III-V-chipletten op silicium integreren?

Silicon CMOS biedt een volwassen 200 mm en 300 mm productie, een hoge transistordichtheid en relatief lage productiekosten.Signalverwerking en vele functies voor gemengd signaal.

Bij millimetergolf- en subterahertz-frequenties kan silicium niet de vereiste combinatie van vermogen, uitgangsvermogen, geluidsprestaties en efficiëntie bieden voor elk onderdeel van het systeem.

III-V-materialen vullen deze prestatiekloof.

In plaats van te proberen logica, RF-versterkers, schakelaars, optische stuurprogramma's en passieve componenten in één materiaal te produceren, kan elke functie worden toegewezen aan de meest geschikte technologie.

Een typisch heterogeen systeem kan de volgende combinaties bevatten:

• Silicon CMOS voor besturing en digitale verwerking
• BiCMOS van silicium-germanium voor functies voor gemengd signaal met hoge snelheid
• InP-chipletten voor ultrahoge frequentieversterking
• GaAs-chipletten voor volwassen microgolf- en millimetergolffuncties
• GaN-chipletten voor RF-versterking met een hoog vermogen
• Siliciumfotonica voor optische gegevensoverdracht
• Een siliciuminterposer voor routing, passieve en systeemintegratie

Deze functionele scheiding kan de hoeveelheid kostbaar III-V-materiaal verminderen en tegelijkertijd elke chiplet in een geoptimaliseerd proces laten produceren.

De rol van InP, GaAs en GaN-chiplets

InP Chiplets

Indiumfosfide is bijzonder aantrekkelijk voor circuits die boven de 100 GHz werken.een sterke vergroting en lage geluidsprestaties bij extreem hoge frequenties.

Potentiële InP-chipletfuncties omvatten:

• Versterkers van millimetergolf- en subterahertz-vermogen
• Versterkers met laag geluidsniveau
• optische modulatordrivers
• Transimpedantieversterkers
• met een vermogen van niet meer dan 50 W
• 6G front-end circuits
• Optische onderlinge verbindingscomponenten voor datacenters

De uitdaging is dat InP-wafers kleiner, kwetsbaarder en duurder zijn dan siliciumwafers.De omzetting van een voltooide InP-wafer in kleine functionele chips maakt het beschikbare materiaal efficiënter te gebruiken.

GaAs Chiplets

Galliumarsenide heeft een gevestigd productie-ecosysteem voor microgolf- en RF-apparaten.een laag geluidsniveau en een betrouwbare versterking van het vermogen zijn vereist;.

GaAs-chiplets kunnen:

• met een vermogen van niet meer dan 50 W
• voorkant van een fase-array
• met een vermogen van niet meer dan 50 W
• met een vermogen van niet meer dan 50 W
• RF-schakelaars
• Versterkers met laag geluidsniveau
• Hoogfrequente sensorsystemen

GaAs heeft over het algemeen een prestatie- en kostenpositie tussen op silicium gebaseerde RF-technologieën en meer gespecialiseerde InP- of GaN-apparaten.

GaN Chiplets

Galliumnitride combineert een hoog afbraakveld, een hoge vermogendichtheid en een sterke hoogfrequente prestaties.Het is vooral waardevol voor RF-versterkers die onder veeleisende bedrijfsomstandigheden een hoog uitgangsvermogen moeten leveren.

GaN-chiplets kunnen worden gebruikt bij:

• Hoogvermogende RF-versterkers
• 5G- en 6G-basisstations
• Fase-array radar
• met een vermogen van niet meer dan 50 W
• Elektronische oorlogsvoering
• Hoogfrequente vermogenconversie
• Stromleveringscircuits voor datacenters

GaN-chipletten genereren geconcentreerde warmte en vereisen een zorgvuldig thermisch ontwerp.achterzijde metallisatie en die-attach structuur hebben een sterke invloed op de bereikbare uitgangsvermogen en de betrouwbaarheid op lange termijn.

Wat is een 300mm RF Silicon Interposer?

Een siliciuminterposer is een tussensubstraat dat wordt geplaatst tussen actieve chipletten en het verpakkingssubstraat of printplaat.

In tegenstelling tot een mechanische basisdrager kan een RF-siliciuminterposer functionele elektrische structuren bevatten, zoals:

• Kleine-pitch-herverdelingslagen
• door-silicon-vias
• Grondvlakken
• Transmissielijnen met gecontroleerde impedantie
• Inducteurs
• Verzetsystemen
• metalen ‧isolatie ‧condensatoren
• Netwerken voor elektriciteitsdistributie
• RF-beschermingsstructuren
• Digitale interconnecties met een hoge dichtheid

Het gebruik van een 300 mm siliciumplatform maakt het mogelijk deze functies te produceren met apparatuur en processen die zijn afgeleid van geavanceerde halfgeleiderfabrieken.

Een RF-interposer moet verlies en parasitair gedrag beheersen bij frequenties waar zelfs een korte verbinding de prestaties van het systeem aanzienlijk kan beïnvloeden.dielektrische eigenschappen, oppervlakkrapheid, terugkeerpaden en overgangen tussen lagen moeten allemaal in aanmerking worden genomen.

Recente ontwikkelingen van 300 mm RF-interposers hebben aangetoond dat de werking zich uitstrekt tot 325 GHz en de integratie van InP-chipletten met een zeer laag invoegverlies.Dit geeft aan dat siliciuminterposers kunnen functioneren als actieve integratieplatforms op systeemniveau in plaats van alleen passieve chipdragers.

Voordelen van het verplaatsen van passieve componenten naar de interposer

Het gebruik ervan voor grote inductoren, condensatoren of andere passieve componenten kan de chipgrootte vergroten zonder gebruik te maken van de belangrijkste voordelen van het materiaal.

Het verplaatsen van geselecteerde passieve functies naar de siliciuminterposer kan:

• Verminderen van de oppervlakte van de III-V-chiplet
• Lagere materiaalkosten
• Verbetering van het ontwerp van de elektriciteitsdistributie
• Verkorte interconnecties
• Verminder de afdruk van het pakket
• Verbetering van de systeemintegratie
• Verbeteren van de onderverdeling van componenten
• Toestaan van onafhankelijke optimalisatie van actieve en passieve apparaten

Geïntegreerde condensatoren met een hoge dichtheid zijn bijzonder belangrijk voor lokale stroomlevering en ontkoppeling. Recent research on 300 mm RF silicon interposers has reported capacitance-density improvements of approximately 10 to 100 times compared with conventional capacitors integrated directly in some III-V processes.

De interposer wordt dus een onderdeel van het elektrische ontwerp in plaats van een neutraal substraat.

III-V Chiplet bindmethoden

Er kunnen verschillende bindingsmethoden worden overwogen voor het bevestigen van III-V-chiplets aan siliciuminterposers.

Thermocompressiebinding

Thermocompressiebinding is een methode waarbij gereguleerde warmte en druk worden toegepast om elektrische en mechanische verbindingen te vormen tussen metalen pads of micropumps.

Mogelijke metallurgieën zijn:

• met een breedte van niet meer dan 50 mm
• Goud tegen goud
• Goud-tin
• met een breedte van niet meer dan 50 mm
• andere micropumps op basis van soldeer

De methode kan sterke bindingen en een fijne interconnect pitch opleveren, maar de volledige temperatuur- en drukcyclus moet compatibel zijn met de III-V die en de interposer stack.

Flip-chip soldeerbinding

Flip-chip binding met soldeer microbumps is relatief volwassen en kan enkele oppervlakte-hoogte variaties door middel van soldeer reflow op te vangen.

Bij zeer hoge frequenties moeten echter de afmetingen van de soldeerverbindingen, de intermetalen vorming, het vloeistofresidu en het ondervulgedrag worden gecontroleerd.De geometrie van de soldeer-bump draagt ook bij aan de onderlinge koppeling van inductance en impedance discontinuïteit..

Directe metaalbinding

Direkte koperen of gouden binding kan fijnere interconnect pitch en kortere elektrische paden ondersteunen.

Deeltjes, oxidelagen en lokale topografie kunnen volledig contact voorkomen en elektrisch open of mechanisch zwakke verbindingen creëren.

Hybride banden

Hybride binding verbindt tegelijkertijd metalen interconnecties en omringende dielectrische oppervlakken..

Het proces is aantrekkelijk voor integratie met een hoge dichtheid, hoewel de verschillende materialen en mechanische eigenschappen van III-V-chiplets een zorgvuldige procesontwikkeling vereisen.

Laser-geassisteerde binding

Laser-geassisteerde binding levert lokale warmte aan de bindingsinterface in plaats van de hele wafer en pakketstapel op te warmen tot dezelfde temperatuur.

Potentiële voordelen zijn onder meer:

• Kortere bindcyclussen
• Verminderde totale thermische blootstelling
• Bescherming van temperatuurgevoelige tussenlaag
• Lokale verwerking
• Verminderde thermische spanning op waferniveau
• Compatibiliteit met passief-rijke interposers

In 2026 meldde imec dat III-V-chipletten met behulp van een laser werden gebonden aan een 300 mm RF-siliconinterposer met een uitlijningsnauwkeurigheid onder 600 nm en een rotatieverstoring onder 0.05 graden over 43 apparatenRF-metingen hebben aangetoond dat de prestaties na montage behouden bleven.

Deze resultaten tonen het potentieel van de plaatselijke binding aan, hoewel de kwalificatie van de productie nog steeds een uitgebreide evaluatie van betrouwbaarheid, doorvoer en opbrengst vereist.

Waarom oppervlakvlakte belangrijk is

Als de splinter of de tussenliggende splinter niet voldoende vlak is, moet de splinter of de tussenliggende splinter in de splinter of de tussenliggende splinter worden geplaatst.sommige verbindingen kunnen zich goed binden terwijl andere open blijven of onvoldoende druk ondervinden.

Critische geometrische parameters zijn:

• Totaal dikteverschil
• Lokale dikte variatie
• Waferboog
• Waferwarp
• De co-planariteit
• Eenvormigheid van de bumphoogte
• De inperking of de uitsteeksel van de bindingspad
• Oppervlaktegolfvorm
• Buitekant uitsluiting

Globale waferboog beschrijft de totale kromming van de 300 mm interposer. Lokale vlakheid beschrijft kleinere variaties binnen het gebied dat wordt ingenomen door een individuele chiplet.

Beide zijn belangrijk.

Een wafer kan voldoen aan een globale boog specificatie, maar nog steeds lokale topografie die een kleine III-V die belemmeren bevatten.een plaatselijk vlakke bindplaats kan nog steeds moeilijk te verwerken zijn als de volledige wafer niet gelijkmatig op de bindschack kan worden gehouden.

Bronnen van interposer boog en warp

Boog en warp kunnen worden gegenereerd door verschillende onderdelen van het interposer-productieproces:

• Strengte van de dielektrische laag
• Dikke koperen herverdelingslagen
• Onregelmatige metalen dichtheid
• andere, met een breedte van niet meer dan 50 mm
• Afdunnen van wafers
• Polymerharding
• Ingebedde passieve componenten
• Thermische uitbreiding mismatch
• Tijdelijke binding en ontbinding
• Metallisatie aan de achterzijde

De metaaldensiteit moet zo gelijkmatig mogelijk worden verdeeld: een groot koperrijk gebied aan de ene kant van de interposer en een laag metaalgebied aan de andere kant kunnen ongelijke spanningen en lokale vervorming veroorzaken.

De waferboog dient in verschillende fasen te worden gemeten, onder meer vóór de verwerking in de herverdelingslaag, na de metallisatie, na het dunner maken en na de laatste thermische cyclus.

De dikte van de splinter en de voorbereiding van de achterkant

III-V-chiplets worden vaak verdund om de elektrische padlengte te verminderen, de thermische prestaties te verbeteren of aan de eisen van de pakkethoogte te voldoen.

Het is echter mogelijk dat dunne InP- en GaAs-matrijzen fragiel zijn.

Belangrijke chipletparameters zijn:

• Einddikte van de matras
• Tolerantie voor dikte
• Ruwheid van de achterzijde
• Voor-achterparallelisme
• Kwaliteit van de rand
• Splitsingslimieten
• Metallisatie aan de achterzijde
• Sterkte
• Status van de test met bekende goede sterfte

Na het slijpen van de achterzijde moet normaal gesproken een spanningsverlichtingsproces plaatsvinden, dat, afhankelijk van het materiaal en de toepassing, kan bestaan uit polijsten, droge etsen, natte etsen of plasmabehandeling.

Een gladde achterzijde kan de metaaladhesie en het thermisch-interfacecontact verbeteren, terwijl overmatige ruwheid of verontreiniging de thermische weerstand kan verhogen.

Aligneringsnauwkeurigheid bij fijne interconnect pitch

De uitlijning wordt moeilijker naarmate de stoothoogte en de afmetingen van de pads krimpen.

• Afmetingstolerantie van de chiplet
• Interposervervorming
• Thermische uitbreiding tijdens de binding
• Kalibratie van het plaatsingsgereedschap
• Beweging van de waferfase
• Rotatie van de matrijzen
• Optische markering nauwkeurigheid

De uitlijningsmarkeringen moeten na eerdere bewerkingsstappen zichtbaar blijven en moeten zodanig worden geplaatst dat ze het plaatselijke verbindingsgebied nauwkeurig weergeven.

Voor RF-apparaten kan een verkeerde uitlijning niet alleen het risico op een open verbinding creëren, maar ook de verbindingsgeometrie veranderen en parasitaire capaciteit introduceren.inductance- of impedantiediscontinuïteiten.

Dit is vooral belangrijk bij millimetergolf- en sub-terahertz-frequenties.

Ruwheid en reinheid van het oppervlak

Direct metaal en hybride binding vereisen zeer gladde oppervlakken. Lokale deeltjes of uitsteeksels kunnen voorkomen dat het omliggende gebied bindt.

Tot de bronnen van besmetting behoren:

• Residu van het snijden
• Foto-resistente residuen
• Native metaaloxide
• Organische verontreiniging
• Partikelbehandeling
• Afval van het slijpen aan de achterzijde
• Reinigingsmiddelen
• Verpakkingsmaterialen

De oppervlaktevoorbereiding kan onder meer bestaan uit natte reiniging, plasmaktivering, verwijdering van oxiden en gecontroleerd drogen.

Het proces moet verontreiniging verwijderen zonder dunne metalen pads, dielectrische lagen of blootgestelde III-V-oppervlakken te beschadigen.

De inspectie van deeltjes moet zowel de tussenlaag als de afzonderlijke chipletten bestrijken.

Afwijking van de thermische uitbreiding

De gebonden verzameling bevat materialen met verschillende koefficiënten van thermische uitbreiding.

Bij de temperatuur in de ruimte worden de volgende waarden aangeduid:

De exacte waarden zijn afhankelijk van temperatuur, kristaloriëntatie en materiaalconditie.

Wanneer de assemblage wordt verwarmd en afgekoeld, worden de materialen in verschillende hoeveelheden uitgebreid.

Herhaalde thermische cyclussen kunnen bijdragen aan:

• Bump vermoeidheid
• Delaminatie van het oppervlak
• - Die kraken.
• Ondervulling scheuren
• Schade van de herverdelingslaag
• Veranderingen in RF-prestaties
• Verhoogde thermische weerstand

Kleine chipletten ervaren over het algemeen minder totale uitbreidingsmismatch dan een grote III-V die, wat een reden is waarom chipletarchitecturen de mechanische integratie kunnen verbeteren.fijn pittige gewrichten kunnen nog steeds een hoge lokale spanning ondervinden.

Thermisch beheer van InP-, GaA- en GaN-chiplets

III-V-chiplets genereren niet dezelfde warmtebelastingen.

InP- en GaAs-apparaten kunnen ook gevoelig zijn voor de verbindingstemperatuur, vooral waar winst, geluid en betrouwbaarheid stabiel moeten blijven.

Het hoofdwarmtepad kan door:

1. De actieve apparaatlagen
2. Het III-V-substraat
3. Achterkant metallisatie of voorkant bultjes
4. De verbindingsinterface
5. Ondervullingsmateriaal of thermisch interface-materiaal
6. De siliciuminterposer
7. Verpakkingssubstraat of warmteverspreider
8. Externe koelsysteem

Elke interface voegt thermische weerstand toe.

De siliciuminterposer kan helpen warmte te verdelen, maar het moet niet automatisch worden behandeld als een ideale warmteverspreider.De thermische weg kan worden onderbroken door holtes en ondervulling..

thermische ontwerpopties kunnen omvatten:

• Dunnere III-V-kikkers
• Koperen thermische pilaren
• Thermische via's van silicium
• warmteverspreiders voor de achterzijde
• met een hoog geleidingsvermogen
• Plaatselijke warmteverspreidende metalen lagen
• ingebouwde microfluïde koeling
• Dubbelzijdig koelen
• Thermische isolatie tussen gevoelige matrijzen

De juiste oplossing hangt af van de vermogendichtheid, de aanvaardbare verbindingstemperatuur en of de warmte zijwaarts moet worden verspreid of rechtstreeks van de achterkant van de splinter moet worden verwijderd.

RF- en thermisch co-ontwerp

Elektrisch en thermisch ontwerp kunnen niet onafhankelijk van elkaar worden geoptimaliseerd.

Een groot grondvlak kan het RF-gedrag verbeteren en tegelijkertijd de spanning en warmteverspreiding veranderen.Dichte metalen structuren kunnen de warmtegeleiding verbeteren terwijl ze een parasitaire koppeling introduceren.

Bij de plaatsing van de chiplet dient rekening te worden gehouden met:

• RF-signaallengte
• Energieafstand
• Ground-return continuïteit
• Thermische hotspots
• Verwarming van splinter naar splinter
• Mechanische spanningsconcentratie
• Toegang tot koelinstallaties

GaN-chipletten met een hoog vermogen mogen niet naast thermisch gevoelige InP-ontvangers worden geplaatst zonder thermische koppeling te analyseren.

Simulatie op systeemniveau moet elektromagnetische, thermische en mechanische modellen combineren voordat de interposer lay-out is afgerond.

Ondervulling en inkapseling

Ondervulling verdeelt mechanische spanning en beschermt fijne interconnecties, maar de dielectrische en thermische eigenschappen kunnen de RF-prestaties beïnvloeden.

Belangrijke ondervullingsparameters zijn:

• Viscositeit
• Deeltjesgrootte van de vulstof
• Temperatuur van de glazen overgang
• Elastische modulus
• CTE
• Thermische geleidbaarheid
• Vochtopname
• Dielectrische constante
• Dielektrische verliezen
• Cure-krimp
• Leegtevorming

Bij hoge frequenties verandert ondervulling rond signaalhopen de lokale elektromagnetische omgeving.

Voidvrije stroom wordt moeilijker naarmate de hobbelhoogte afneemt en het chiplet gebied toeneemt.

Aanbevolen productie-stroom

Een vereenvoudigd proces voor de integratie van III-V-chiplets kan omvatten:

1. Vervaardiging van RF-routing, passieve en bindingspads op de siliciuminterposer
2. Vorm en onthul door-silicon vias indien nodig
3. Dunne en afwerking van de interposer achterkant
4. Meting van TTV, boog, warp en lokale vlakheid
5. Vervaardiging en elektrische beproeving van de III-V-bronwafers
6. Verdun de InP-, GaAs- of GaN-wafers indien nodig
7. Deeltjes of singulaten van bekende kwaliteit
8. Controleer de randen van de matrijzen, de oppervlakken en de banden
9. Reinig en activeer de verbindingsinterfaces
10. Lijst en bindt elk splinterstuk
11. Indien nodig ondervulling of inkapseling toepassen
12. Verricht warmtebehandeling en stressrelaksatie
13. Controleer de kwaliteit en de afstemming van obligaties
14. Uitvoeren van elektrische, RF- en thermische tests
15. Voltooiing van de eindassemblage van het pakket en betrouwbaarheidskwalificatie

De exacte volgorde hangt af van het feit of het proces gebruikmaakt van soldeerbinding, thermocompressie, directe binding, hybride binding of laserassisted binding.

Inspectie- en metrologische vereisten

Tot de aanbevolen inspectiemethoden behoren:

• Infraroodonderzoek
• Scannende akoestische microscopie
• Röntgenbeeldvorming
• Optische oppervlakte-inspectie
• Interferometrie bij wit licht
• Atomaire krachtmicroscopie
• Waferboog en warp mapping
• Bond-alignment metrologie
• Elektrische continuïteitstests
• RF-netwerkanalyse
• Thermische beeldvorming
• Transiente thermische meting

Er is geen enkele techniek die elk defect kan identificeren. Bijvoorbeeld kan röntgenfoto's een hobbelgeometrie onthullen, terwijl scanning akoestische microscopie beter geschikt is voor het detecteren van bepaalde leegtes en delaminatie.

Metrologische gegevens moeten worden gecorreleerd met elektrische en RF-resultaten om te bepalen welke fysieke defecten daadwerkelijk van invloed zijn op de prestaties van het apparaat.

Controlelist van de aanbestedingen

Bij de aankoop van siliciuminterposers en III-V-chiplets moeten kopers het volgende specificeren.

Silicon Interposer

• Waferdiameter
• Siliciumoriëntatie
• Siliciumresistiviteit
• Dikte van de wafer
• TTV
• Boog en warp
• Lokale vlakheid van de bindplaats
• Structuur van de herverdelingslaag
• Leidermateriaal en dikte
• Dielectrisch materiaal
• TSV-diameter, toonhoogte en weerstand
• Bond-pad metallurgie
• Eenvormigheid van de stoot en de hoogte
• Vereisten voor passieve onderdelen
• Ruwheid van het oppervlak
• Partikelgrenswaarden
• Buitekant uitsluiting
• Wafer-kaart formaat

III-V Chipletten

• Materiaal: InP, GaAs of GaN
• Technologie van het apparaat
• Diameter van de bronwafer
• Afmetingen van de chiplet
• Einddikte van de matras
• Tolerantie voor dikte
• Voor-achterparallelisme
• Achterkant afwerking
• Bond-pad metallurgie
• Beperkingen voor het splijten van de rand
• Sterkte
• Testcriteria voor bekende goedsterfbaarheid
• Maximale bindtemperatuur
• Vochtigheids- en opslagvereisten

Montageproces

• Bondingmethode
• Interconnect pitch
• Tolerantie voor uitlijning
• Rotatietolerantie
• Bindingskracht
• Warmtebudget
• Oppervlakte-activeringsproces
• Ondervulmateriaal
• Criteria voor nietigverklaring
• Verplichting inzake de thermische cyclus
• RF-testfrequentie
• Kwalificatieplan voor betrouwbaarheid

Toepassingen

III-V-chipletten op RF-siliciuminterposers kunnen:

• Beyond-5G- en 6G-front-endmodules
• draadloze systemen met een snelheid van minder dan 1 kHz
• Optische interconnecties tussen AI-datacenters
• High-speed-netwerkswitches
• Fase-array radar
• Radar voor automobiel
• Satellietcommunicatie
• Elektronica voor de lucht- en ruimtevaartindustrie en defensie
• Wetenschappelijke instrumentatie
• Hoogfrequente beeldvorming en sensing

Hetzelfde integratieplatform kan worden aangepast door de combinatie en plaatsing van chiplets te wijzigen in plaats van elke functie opnieuw te ontwerpen in een enkel monolithisch proces.

Vaak gestelde vragen

Waarom het hele systeem niet in InP, GaAs of GaN produceren?

III-V-materialen bieden uitstekende prestaties voor geselecteerde functies, maar ze zijn duurder en minder schaalbaar dan silicium voor grote digitale en passieve schakelingen.Chiplets reserveren III-V materiaal voor gebieden waar het het meeste voordeel oplevert.

Waarom gebruik je een siliciuminterposer in plaats van een organisch substraat?

Silicon interposers kunnen fijnere routing, nauwkeurigere geometrie, kleinere interconnecties en geïntegreerde passieve structuren ondersteunen.

Welk III-V materiaal is het beste?

InP is aantrekkelijk voor ultra-hoge frequentie en opto-elektronica functies. GaAs biedt volwassen RF prestaties. GaN wordt de voorkeur gegeven waar een hoge vermogendichtheid en breuksterkte vereist zijn.Veel systemen kunnen meer dan één materiaal gebruiken.

Wat is de grootste uitdaging voor een band?

Een fijne binding vereist gelijktijdige controle van de schoonheid van het oppervlak, de plaatselijke vlakheid, de coplanariteit van de hobbel, de uitlijning en de thermische spanning.

Kan een 300 mm-interposer chipletten bevatten van kleinere wafers?

Een van de voordelen van die-to-wafer-integratie is dat chipletten vervaardigd op kleinere InP-, GaAs- of GaN-wafers op een 300 mm siliciumplatform kunnen worden gemonteerd.

Waarom is thermisch beheer moeilijk?

De chiplets genereren verschillende warmte-dichtheden en de warmte moet meerdere interfaces passeren.

Conclusies

De integratie van III-V-chiplets op 300 mm RF-siliciuminterposers biedt een praktische manier om de prestaties van InP met hoge frequentie en hoge vermogen te combineren.GaAs en GaN met de productieschaal van silicium-CMOS.

De technologie kan de hoeveelheid duur III-V materiaal die nodig is verminderen, passieve componenten op de interposer verplaatsen en compacte systemen creëren voor AI datacenters, 6G-communicatie,radar- en satelliettoepassingen.

De heterogene integratie brengt echter veeleisende mechanische en thermische eisen met zich mee.

Interposer TTV, boog, plaatselijke vlakheid, chiplet dikte, pad coplanariteit en uitlijning nauwkeurigheid bepalen of fijne toonhoogte verbindingen betrouwbaar kunnen worden gevormd.Verschillen in de thermische uitbreiding veroorzaken stress tijdens het binden en werken, terwijl geconcentreerde III-V hotspots zorgvuldig ontworpen warmteafvoerpaden vereisen.

Een succesvolle ontwikkeling vereist daarom een elektrisch, mechanisch en thermisch co-ontwerp.het bindproces en de betrouwbaarheidsprijs voordat de specificaties van de chiplet en de interposer worden gekozen;.

Als de industrie beweegt van geïsoleerde demonstraties naar vervaardigbare heterogene systemen, consistente wafer geometrie, bekend-good-die kwaliteit,Geavanceerde binding en wafer-niveau metrologie zullen net zo belangrijk zijn als de prestaties van de III-V materialen zelf.